PCT

WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

INTERNATIONAL ATTERMITOR TOURIST	11111	MOER THE PATENT COOLERATION TRUETT (ICI)				
(51) International Patent Classification 7:		(11) International Publication Number: WO 00/49496				
G06F 9/318	A1	(43) International Publication Date: 24 August 2000 (24.08.00)				
(21) International Application Number: PCT/RPC (22) International Filing Date: 26 January 2000 (20)		DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT,				
(30) Priority Data: 99200431.7 15 February 1999 (15.02.99)) I	Published With international search report.				
(71) Applicant: KONINKLIIKE PHILIPS ELECTRONI [NL/NL]; Groenewoudseweg 1, NL-5621 BA E (NL).	CS N.	v.				
(72) Inventors: DE OLIVEIRA KASTRUP PEREIRA, I Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL) Adrianus, J.; Prof. Holstlaan 6, NL-5656 A hoven (NL). HOOGERBRUGGE, Jan; Prof. Hol NL-5656 AA Eindhoven (NL).	A Ein	K, d-				
(74) Agent: DE HAAS, Laurens, J.; Internationaal Octro B.V., Prof. Holstlaan 6, NL~5656 AA Bindhoven	ooibure. (NL).	au)				
(54) Title: DATA PROCESSOR WITH A CONFIGURATION OF THE PROCESSOR	RABLE	FUNCTIONAL UNIT AND METHOD USING SUCH A DATA				
(57) Abstract						
A processor contains a configurable functional unit that is capable of executing reconfigurable instructions, whose effect can be redefined at run-time by loading a configuration program. Reconfigurable instructions are selected in combinations of more than one different reconfigurable instruction. A respective configuration program for each combination of instructions is generated. Each time when an instruction from one of the combinations is needed during execution and the configurable functional unit is not configured with the configuration program for that combination, the configuration program for all of the instructions of that combination is loaded into the configurable functional unit. The reconfigurable instructions selects which instruction of the combination is executed.						

(19)日本国特許庁(JP)

(12) 公表特許公報(A)

(11)特許出顧公表番号 特表2002-537599 (P2002-537599A)

(43)公表日 平成14年11月5日(2002.11.5)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G06F 9/318

G06F 9/30

320A 5B033

審查請求 未請求 予備審查請求 未請求(全 29 頁)

(21)出願番号

特願2000-600174(P2000-600174)

(86) (22)出顧日

平成12年1月26日(2000.1.26)

(85) 翻訳文提出日

平成12年10月16日(2000, 10, 16)

(86)国際出願番号

PCT/EP00/00590

(87)国際公開番号 (87)国際公開日

WO00/49496

(31)優先權主張番号 99200431.7

平成12年8月24日(2000.8.24)

(32)優先日

平成11年2月15日(1999.2.15)

(33)優先権主張国

欧州特許庁(EP)

(81)指定国

EP(AT, BE, CH, CY,

DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), JP, KR (71)出願人 コーニンクレッカ フィリップス エレク

トロニクス エヌ ヴィ

Koninklijke Philips Electronics N. V.

オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1

Groenewoudseweg 1, 5621 BA Eindhoven, Th

e Netherlands

(74)代理人 弁理士 津軽 進 (外1名)

最終頁に続く

(54) 【発明の名称】 構成可能な機能ユニットを備えるデータプロセッサ及びそのようなデータプロセッサを使用する 方法

(57) 【要約】

プロセッサが、再構成可能な命令を処理することが可能で、その効果が実行時に構成プログラムをロードすることにより再定義することができるような構成可能な機能ユニットを含む。再構成可能な命令は、2以上の再構成可能な命令の組み合わせとして選択される。各命令の組み合わせに対して、各々の構成プログラムが発生される。実行中に上記組み合わせのうちの1つからの命令が必要とされ、上記の構成可能な機能ユニットが該組み合わせ用の構成プログラムで構成されていない都度に、該組み合わせの全ての命令用の構成プログラムが当該構成可能な機能ユニットにロードされる。上記再構成可能な機能ユニットにロードされる。上記再構成可能なのでは、当該組み合わせのうちのどの命令が実行されるかを選択する。

【特許請求の範囲】

【請求項1】 構成プログラムをロードすることにより実行時に効果を再定義することが可能な、再構成可能な命令を実行することができる構成可能な機能ユニットを含むプロセッサを用いてコンピュータプログラムを実行する方法において、

- 再構成可能な命令の組み合わせを選択するステップと、
- 各組み合わせに対する構成プログラムを各々発生するステップと、
- 前記コンピュータプログラムを実行するステップと、
- 実行の間に前記組み合わせのうちの1つの組み合わせからの命令が必要とされ、且つ、前記構成可能な機能ユニットが前記1つの組み合わせ用の構成プログラムを用いて構成されていない都度に、前記1つの組み合わせの全命令に対する構成プログラムを前記構成可能な機能ユニットにロードするステップと、を有していることを特徴とする方法。

【請求項2】 請求項1に記載の方法において、前記構成プログラムを発生 するステップが、前記構成プログラムのうちの少なくとも1つにおける異なる命 令に対するハードウェア資源使用を相互最小化するステップを有していることを 特徴とする方法。

【請求項3】 請求項2に記載の方法において、プログラム実行の間に前記 組み合わせから異なる命令を選択し、且つ、これら異なる命令によりオペランド データを処理するためのハードウェア資源使用が相互最小化されることを特徴と する方法。

【請求項4】 請求項2に記載の方法において、前記構成可能な機能ユニットは、交点スイッチをオペランドデータ用の入力端子と、該交点スイッチの出力端子を異なる論理合成回路に接続する接続ラインとの間に含み、前記交点スイッチは前記構成プログラムにより制御され、前記交点スイッチ内の接続のプログラミングが前記構成可能な機能ユニットにおけるハードウェア資源使用を相互最小化するために使用されることを特徴とする方法。

【請求項5】 請求項2に記載の方法において、前記組み合わせから前記再構成可能な命令を選択するためのビットの少なくとも一部が、前記オペランドデ

ータと交換可能に前記交点スイッチに供給されることを特徴とする方法。

【請求項6】 構成プログラムをロードすることにより効果を実行時に再定義することが可能な、再構成可能な命令を実行することができる構成可能な機能ユニットを有するようなプロセッサであって、前記構成可能な機能ユニットが、再構成可能な命令を実行するために必要とされる際に前記構成プログラムが未だロードされていない場合に該構成プログラムのロードを起動するロード起動回路を有するようなプロセッサにおいて、前記構成プログラムは少なくとも2つの組み合わされた再構成可能な命令の効果を定義し、前記ロード起動回路は前記組み合わされた再構成可能な命令のうちの少なくとも1つが必要とされる場合に該組み合わされた命令の全てに対する前記構成プログラムのロードを起動することを特徴とするプロセッサ。

【請求項7】 請求項6に記載のプロセッサにおいて、前記構成可能な機能 ユニットは前記組み合わせから命令を選択するための命令選択入力端子と、オペランドデータ入力端子と、合成ロジックと、結果出力端子とを有し、前記オペランドデータ入力端子及び前記命令選択入力端子は、共に、命令選択ビット及びオペランドデータビットが交換可能に使用することができるように、前記合成ロジックを介して前記結果出力端子に結合されていることを特徴とするプロセッサ。

【請求項8】 請求項7に記載のプロセッサにおいて、前記構成可能な機能 ユニットは、前記合成ロジックと、前記オペランドデータ入力端子及び前記命令 選択入力端子との間に交点スイッチを有し、該交点スイッチは前記命令選択ビッ ト及び前記オペランドデータビットを前記合成ロジックに機能的に交換可能に接 続することができることを特徴とするプロセッサ。

【請求項9】 請求項6に記載のプロセッサにおいて、前記構成可能な機能 ユニットはプログラム可能な論理装置を有し、該装置は、前記組み合わせの構成 可能な命令を構成する可能な接続の部類の何れが前記構成プログラムの制御の下 で接続されるかに無関係に、略一定のオペランド結果の遅延を与えることを特徴 とするプロセッサ。

【請求項10】 構成可能な処理ユニットを含むプロセッサ用のマシンコードを発生するコンピュータプログラム製品であって、前記マシンコードは複数の

構成可能な命令を含み、前記コンピュータプログラム製品は前記構成可能な処理 ユニットに組み合わせてロードするための構成可能な命令の組み合わせを選択す るように構成され、該選択するステップは、

- 多数の構成可能な命令の各々に関して、これら構成可能な命令の入力オペランドのどのビットが、これら構成可能な命令の結果に影響するかを決定するステップと、
- 非類似性の目安が計算される全ての構成可能な命令の結果に影響を与えない 入力オペランドのビットの数に対応するような、前記構成可能な命令の間の非類 似性の目安を決定するステップと、
- 前記構成可能な命令の組み合わせを、前記非類似性の目安に基づいて、相対 的に少ない非類似性を持つ可能な組み合わせが当該選択において相対的に多い非 類似性を持つ可能な組み合わせよりも好まれるように選択するステップと、 を有していることを特徴とするコンピュータプログラム製品。

【発明の詳細な説明】

[0001]

【技術分野】

本発明は、その効果を実行時に再定義することが可能な、再構成可能な命令(reconfigurable instructions)を実行することができる構成可能な(configurable)機能ユニットを含むプロセッサを用いてコンピュータプログラムを実行する方法に関する。また、本発明は斯様な方法を使用するデータプロセッサにも関する。

[0002]

【背景技術】

構成可能な機能ユニットを含むプロセッサを用いてコンピュータプログラムを実行する方法は、John Schewelにより編集された 1995年の"会議録、高速回路基板開発及び再構成可能なコンピューティング用のFPGA"(SPIE 2607会議録)の第92~103頁に公開されたMichael J. Wirthlin及びBrad L. Hut chingsによる"DISC:ダイナミック命令セットコンピュータ"なる題名の文献から既知である。

[0003]

この文献は、フィールドプログラマブルゲートアレイ(FPGA)を含む機能 ユニットを備えるようなデータプロセッサを記載している。FPGAは、出力信 号を入力信号の関数として生成するような回路である。FPGAは、構成可能な 回路素子の行及び列のマトリクスからなる。入力と出力との関係は、該FPGA の異なる回路素子間の接続及びこれら回路素子の機能を制御するメモリセルに情 報をロードすることにより構成 (configure) することができる。

[0004]

構成プログラム (configuration program) の使用は、マイクロプログラムからは区別されるべきである。周知のように、マイクロプログラムは、機能回路を制御するために使用される個々の制御信号を規定する。異なる制御信号が、マイクロコードの実行の異なる段階に対して、且つ、異なる命令に対して規定される。対照的に、構成プログラムのビットを記憶する該当メモリセルは、入出力関係

に対して不変的制御を有する。即ち、これらメモリセルは、実行されている命令 及び如何なる実行段階とも無関係に回路素子を不変的に制御する。通常、制御される入出力関係は、時間的に連続した回路特性である。

[0005]

構成プログラムは、異なる構成可能な命令を実行するために導出される。Whir thlin他による上記文献によれば、FPGAマトリクスは回路素子の行の多数のバンド (bands) に分割される。各構成プログラムは、1以下のバンドしか占めることはなく、如何なるバンドにも配置することができる。実行時において、或る構成可能な命令に遭遇した場合は、この命令用の構成プログラムが上記バンドのうちの何れかに既にロードされているかが判断される。もしそうなら、この命令は該構成プログラムを使用して実行される。もしそうでない場合は、上記命令用の構成プログラムがロードされ、次いで、この構成プログラムを使用して該命令が実行される。

[0006]

同時には、限られた数の構成プログラムしかロードすることができない。新たな構成プログラムをロードする余裕がない場合は、他の構成可能な命令用の構成プログラムが当該バンドから削除され、該新たな構成プログラム用の余裕を作る。

[0007]

構成プログラムがロードされる毎に、かなりのオーバーヘッドが存在する。前記文献によれば、このオーバーヘッドは、ロードされている構成プログラムを、他の構成プログラムをロードするために削除するまで、可能な限り長く維持することにより最小化される。このようにして、構成プログラムの一種のキャッシュが実現され、これが、構成プログラムが繰り返し使用される場合はオーバーヘッドを最小化する。しかしながら、依然として、構成プログラムをロードするためのかなりのオーバーヘッドが存在する。

[00008]

【発明の開示】

本発明の一つの目的は、なかでも、構成プログラムをロードするために必要と

構成プログラムを記憶するのに要するメモリの量を低減する Ω'n で構成プ 7, また、本発明の他の目的は、 された状態に維持することができる構成プログラムの数を増加させ、 ちるキーバーヘシ ログラムが少ない回数しかロー ドを低減する コンピュータプログラム用に必要と [1 とにある。 ドする必要がないように 本発明の他の目的は、一 (4 とに 4 16 HB 91 なれる ار از 緒に [1 れによ g+ 4 Ц

[0000]

択される。典型的には、各組み合わせは、 記載されている。 前に、 される場合、該領域に関連する組み合わせの全ての構成可能な命令用の構成プロ の連続した命令の領域に関連付けられる。 個別にではなく、組み合わせとしてロー 本発明に ムがロー 各々が少なくとも2つの構成可能な命令からなる ٦ **め**コンピ ドされる ſΥ の実施例によれば、構成可能な命令の組み合わせが定義 4 タプロ グラムを実行する方法の一実施例が請求項 当該コンピュータプログラムの1以上 T, Ok 当該プログラムの該特定の領域が実行 れる。 当骸プロ 1以上の組み合わせが選 1 νį, > を実行す

[0010]

最小化する さない他の構成可能な命令により中断されるこ かある 記命令の組み合わせ及びそれらに関連する領域は、 これらの他の構成可能な命令が他の組み合わせをロードする必要性を生じ 構成プログラムをロードするためのオーバーヘッドが最小と 当該組み合わせのために選択される構成可能な命令が該組み合わせに ためになされる作業は、実行時というよりはコンパイル時に ۍ بو なら)、選択する ことができる。 となく連続的に発生する このように、オーバー 当骸プログラ をな ななれる ہو س 91 \ ن ال انته 闽

[0011]

論理関数の計算のような強い類似性を持つ命令の組み合わせを用いて最小化する に使用される とができ 更に、 ンドにおける同一位置からのビットの使用又は類似しているが僅かに異なる 94 Λ 9 [1 ロソ ĺ さのの倍合は、 ドウェア資源と、個々の命令 π, Ц V Y Ц 当該組み合わせにおける全ての命令により共通 グラムに関して、 (又)t, 命令サイクアカウ これら命令の部分集合) 7

に特有の幾つかのハードウェア資源とをプラスしたものを用いて実現することができる。このように、上記組み合わせにおいてロードすることができる命令の数が増加される。

[0012]

本発明による方法の他の実施例によれば、上記命令の組み合わせ用の構成プログラムは、該プログラムが再構成可能な機能ユニットにおける上記組み合わせ内の異なる命令の再構成可能なハードウェア資源の使用を相互最小化 (cross-mini mize) するように選択される。幾つかの機能に対する資源使用の相互最小化とは、資源使用が各機能に関して独立に最小化されるのではなく、全ての機能を実行する全ての構成プログラムの設計空間において極小が追求されることを意味する。上記組み合わせにおける異なる命令の間の相互最小化の結果として、資源使用が各命令個別に対して最小化された場合に上記組み合わせに対して必要とされたであろうよりも、少ないハードウェア資源しか必要とされない。

[0013]

構成可能な機能ユニットにおけるハードウェア資源の例は、回路素子及びプログラム可能な接続部である。典型的な構成可能な機能ユニットは、オン又はオフとなるように構成することができると共に回路素子を互いに、他の回路型式の回路素子に又は当該機能ユニットの入力端子若しくは出力端子に接続するような接続部を備える多数の同一の回路素子を含んでいる。典型的には、限られた数の斯様な接続部のみを構成することが可能である。例えば、幾つかの回路素子のみが、直接に入力端子若しくは出力端子、又は所与の他の回路素子に接続することができる。

[0 0 1 4]

構成プログラムが異なる命令に対して独立に選択されるとすると、或る組み合わせにおける或る命令用の各構成プログラムは、それらハードウェア資源がたとえ実際に使用されないであろう場合でも、該組み合わせ内の他の命令用の他の構成プログラムにより使用するために、これらハードウェア資源を空き状態にしておかなければならない。相互最小化により、1つの命令用の構成プログラムは、他の命令のために使用されない如何なるハードウェアも使用することができる。

[0015]

更に悪いことに、当該組み合わせにおける他の命令を考慮しない、或る命令用の構成プログラムに使用するための回路素子の選択は、この選択が当該接続部を入力端子又は出力端子に固定するような場合、追加の資源使用の原因となる。これは、他の命令用の入力端子/出力端子接続部を最適に選択することによるハードウェア資源使用を最小化する可能性を取り除くことになる。

[0016]

同一の組み合わせにおける異なる命令のハードウェア資源の使用を相互最小化することにより、斯様なハードウェア資源の浪費を防止することができる。更に、異なる命令の間で、共通のハードウェア資源を共用することが可能になる。ハードウェア使用を相互最小化することにより、共通のハードウェア資源が当該命令の組み合わせに対して2回以上割り付けられねばならないということが防止される。

[0017]

本発明による方法の他の実施例によれば、当該組み合わせ内の異なる命令を選択するための、及び上記異なる命令によるオペランドデータを処理するためのハードウェア資源使用が、相互最小化される。通常、命令選択は、演算コードのオペランドデータ処理回路を可能化する信号への解読を含んでいる。該実施例においては、命令及びオペランドデータ処理用の構成プログラムのハードウェア資源使用が互いに独立に最小化された場合よりも、少ない数のハードウェア資源しか命令選択及びオペランドデータ処理用として必要とされない。

[0018]

好ましくは、当該プロセッサはパイルライン化される。このことは、命令処理が、命令解読とオペランドフェッチとをプラスした段階、命令実行段階及び結果の書き戻し段階等の順次の段階に分割されることを意味する。パイプライン化されたプロセッサにおいては、順次の命令の命令処理の異なる段階が互いに並列に実行される。命令処理の構成可能な部分は、上記実行段階で生じる。本発明の一実施例によれば、オペランドデータ処理と、異なる命令の間を区別する命令選択ビットの使用との両方が、該構成可能な命令の処理の実行段階で生じる。

[0019]

本発明による方法の他の実施例によれば、上記の再構成可能な機能ユニットは 再構成可能な交点スイッチ (cross-point switch) を、オペランドデータ用の入 力端子と、該交点スイッチの各出力端子を異なる論理合成回路へ接続する接続ラ インとの間に含む。

[0020]

本発明の、これら及び他の特徴は添付図面を参照して説明されるであろう。

[0021]

【発明を実施するための最良の形態】

図1は、構成可能な命令をサポートするプロセッサのアーキテクチャを示している。本発明に影響を与えない該プロセッサアーキテクチャの種々の特徴は、明瞭化のために図1から削除されていることに注意されたい。例示として、パイプライン化されたRISCアーキテクチャが考察されるが、本発明は斯様なアーキテクチャに限定されるものではない。例えば、代わりにCISCアーキテクチャ又はDSPアーキテクチャを使用することもできる。該実施例は、異なるパイプライン段を分離する3つのレジスタ10、14及び19を備えるパイプライン化されたプロセッサを示している。命令レジスタ10は、当該パイプラインの源に位置する。この命令レジスタ10のオペランド参照フィールド出力端子は、レジスタファイル12の入力端子に接続されている(例として、これらのフィールドは5ビット幅とする)。このレジスタファイル12の出力端子(例えば、ビット幅w=32)は、上記命令レジスタ10の他の出力端子と共に、実行段レジスタ14に結合されている。上記他の出力端子は、結果アドレス出力端子(例として、5ビット幅)及び構成可能な命令の選択コード用出力端子(例として、11ビット幅)を含んでいる。

[0022]

レジスタファイル 1 2 からのデータを通過させる実行段レジスタ 1 4 の出力端子は、A L U機能ユニット 1 6 と構成可能な機能ユニット 1 8 とに並列に結合されている。A L U機能ユニット 1 6 は A L U 160を含み、該 A L U の入力端子はマルチプレクサ162及び164に各々結合されている。各マルチプレクサ162、164は

実行段レジスタ14の出力端子に接続されている。マルチプレクサ162及び164は、プログラムカウンタ値及び上記命令レジスタからの中間値を各々入力する入力端子を更に有している(これらの入力端子用の接続は図示されていない)。

[0 0 2 3]

上記実行段レジスタ14の他の出力端子は前記の構成可能な命令の選択コードを構成可能な機能ユニット18に受け渡し、結果アドレスは書き戻し段レジスタ19に渡される。ALU機能ユニット16及び構成可能な機能ユニット18の出力端子は、書き戻し段レジスタ19に接続されている。上記実行段レジスタはレジスタファイル12に対し、ALU機能ユニット16又は構成可能な機能ユニット18の結果をレジスタファイル12における結果オペランドアドレスにより示されるロケーションに書き込むための接続部(図示略)を有している。

[0024]

他の機能ユニット (例えば、メモリアクセスユニット) 、制御ライン、分岐回路、命令解読回路及びレジスタ14、19等に対する入力を選択するためのマルチプレクサのような種々の回路は、明瞭化のために図1から削除されている。

[0025]

動作時に、図1のアーキテクチャは、パイプライン化された実行機構を達成する。順次の命令は、順次のクロックサイクルにおいて命令レジスタ10にロードされる。或る命令がロードされた後のクロックサイクルにおいて、そのオペランド参照が、レジスタファイル12からオペランドをロードするために使用される。このクロックサイクルは、例えば機能ユニット16、18(又は図示せぬ他のもの)の何れが当該命令を実行するかの選択のような、命令解読を含むことができる。このサイクルの終了時に、オペランド、結果オペランドアドレス及び構成可能な命令の選択コードが、実行に要する全ての他のデータ(図示略)と共に、実行段レジスタ14にロードされる。次のクロックサイクルにおいては、この情報は機能ユニット16、18(及び/又は図示せぬ他の機能ユニット)に渡され、結果を得るために処理される。このクロックサイクルの終了時に、選択された機能ユニット16、18からの結果及び結果オペランドアドレスが、書き戻し段レジスタ19にロードされる。この次のサイクルの後のクロックサイクルにおい

て、上記結果がレジスタファイル12に書き戻される。

[0026]

当該命令の演算コードフィールドが構成可能な命令を選択した場合は、構成可能な機能実行ユニット18が該命令を実行して結果を生成するために選択される。この場合、当該命令における構成可能な命令の選択コードは、どの特定の構成可能な命令が実行されるかを決定するために使用される。

[0027]

勿論、本発明から逸脱することなく、各々が異なる命令の組み合わせを用いて 構成された2以上の構成可能な機能ユニットを並列に設け、所要の構成プログラ ムの交換のためのオーバーヘッドなしで、2以上の組み合わせを同時に利用可能 にすることもできる。

[0028]

図2は、構成可能な機能ユニットの一実施例を示している。これは、基本的にそれ自体既知のCPLD(複合プログラマブル論理装置)コアである。該構成可能な機能ユニットは、前記オペランドの各々のwビット及び上記構成可能な命令の選択コードのNビット(例として、N=4)を入力するための入力ポート20a、20b及び22を有している。これら入力ポートは交点スイッチ24の入力端子に接続されている。この交点スイッチ24は多数の出力端子を有している。該交点スイッチ24は、その2*w+N個の入力端子の各々が、当該構成可能な機能ユニットにロードされる構成プログラムの制御の下で上記出力端子のうちの何れかに接続することができるように設計されている。

[0029]

交点スイッチ24の出力端子は論理ブロック26a及び26bの各々に接続されている。これら論理ブロック26a及び26bの出力端子は、当該構成可能な機能ユニットの出力ポート28に結合されている。例示として、各々が36個の入力端子とw/2(例えば、16)個の出力端子を備える2つの論理ブロック26a及び26bが示されている。2つの論理ブロック26a、26bのw/2ビットの出力は一緒にwビットの結果出力を形成する。

[0030]

該構成可能な機能ユニットは、再構成制御回路23を含んでいる。この再構成 制御回路23は、前記構成可能な命令の選択コードのうちの交点スイッチ24に 供給されなかったビットを入力する入力端子を含んでいる。該再構成制御回路2 3は、交点スイッチ24及び論理ブロック26a、26bに接続された出力端子を 有している。

[0031]

動作時において、制御回路23は、上記命令選択コードの入力されたビットを、当該構成可能な機能ユニットが現在実行するようにプログラムされている再構成可能な命令の組み合わせの対応するビットと比較する。好ましくは、上記命令選択コードのビットの部分集合が当該組み合わせを示すために使用され、残りのビットが該組み合わせ内の構成可能な命令を示すようにする。上記選択コードが、異なる組み合わせからの命令が実行されるべきであることを示している場合は、上記再構成制御回路23は、メモリ(図示略)から該新たな組み合わせの全命令用の構成プログラムをロードし、交点スイッチ24及び論理ブロック26a、26bを該新たな組み合わせが要するように再プログラムする。その後、該新たな組み合わせからの命令は実行することができる。

[0032]

新たな組み合わせが一旦ロードされるか、又は既にロードされていた組み合わせからの命令が選択されると、該構成可能な機能ユニットは該命令を処理する。この場合、前記交点スイッチに供給されるN個の命令ビットが、どの命令(当該構成可能な機能ユニットにロードされた命令の組み合わせからの)に従いオペランドが処理されるかを決定する。

[0033]

構成プログラムのロードの最も容易な実施は、該構成プログラムがロードされるまで当該プロセッサによる更なる命令の実行を停止(stall)させることである。しかしながら、もっと少ない命令サイクルオーバーヘッドしか要さない他の構成を使用することもできる。例えば、当該構成プログラムのロードを起動するために、先駆(precursor)命令を使用することもできる。該先駆命令は、上記組み合わせからの構成可能な命令が使用されるであろうことを示す。該先駆命令

自体は構成プログラムを必要としないが、指示された構成プログラムのロードを 起動する。

[0034]

他の例では、当該プロセッサは通常の(例えば、ALU)命令のサブルーチンに跳び、構成プログラムがロードされなければならない又はロードされつつある場合は、これら命令が上記構成可能な命令を実行する。これは、アドレス指定されたオペランドレジスタの内容をサブルーチン呼び出しスタックに配置し、該サブルーチンを呼び出し、該サブルーチンからの帰還後に上記の構成可能な命令のアドレス指定された結果レジスタに上記呼び出しスタックからの結果を戻すことにより達成することができる。

[0035]

図3は、図2の構成可能な機能ユニットに使用する論理ブロックの一例の実施例を示している(それ自体は、CPLDから既知である)。この論理ブロックはPALアレイ30とPLAアレイ32とを含み、両者は前記交点スイッチ24の全出力端子に結合されている。アレイ30及び32の出力端子には、アンドゲート34a~34b及び35a~35cが記号的に図示されている。例示として、PALアレイ30に対しては64個のアンドゲート34a~34bが存在し、PLAアレイ32に対しては32個のアンドゲート35a~35cが存在する。

[0036]

アレイ30、32は列導体及び行導体(図示略)から構成され、各列は交点スイッチ24の各出力端子に対応し(好ましくは、各列は各信号と、それらの否定の両者に対して存在するようにする)、各行は当該論理ブロックのアンドゲート34a~34b及び35a~35Cに対応している。行と列との交点には、トランジスタとメモリセルとが存在する(図示略)。メモリセルはトランジスタが駆動されるか否かを制御する。トランジスタは、駆動されると、アンドゲート34a~34b及び35a~35bの入力を形成し、これらアンドゲート34a~34b及び35a~25Cは、それらのトランジスタが駆動された列導体の論理レベルのアンドを出力する。

[0037]

上記PLAアレイのアンドゲート35a~35 cの出力端子は、マトリクス33 の行導体に接続されている。このマトリクスの列導体はオアゲート36a~36 c に接続されるように図示されている。行及びの交点には、トランジスタとメモリセル (図示略) が存在する。メモリセルはトランジスタが駆動されるか否かを制御する。トランジスタは、駆動されると、オアゲート36a~36 cの入力を形成し、これらオアゲート36a~36 cは、それらのトランジスタが駆動された行導体の論理レベルのオアを出力する。

[0038]

PALアレイ30の出力端子は、4つの群毎に、更なるオアゲート38a~38bに接続されている。各オアゲート36a~36cは、上記更なるオアゲート38a~38bの各々の入力端子に結合された出力端子を有している。例示として、16個のオアゲート36a~36cと、16個の更なるオアゲート38a~38bが存在する。更なるオアゲート38a~38bの各々は、プログラム可能なインバータ/非インバータ39a~39bを介して当該論理ブロックの出力ビットラインに接続されている。各インバータ/非インバータ39a~39bに対してメモリセル(図示略)が設けられ、これらメモリセルの内容が、これらインバータ/非インバータ39a~39bが反転するか否かを制御する。

[0039]

上記論理ブロックの論理機能は、PALマトリクス30、PLAマトリクス32、マトリクス33及びインバータ/非インバータ39a~39b内の各交点におけるトランジスタの駆動を制御するメモリセルに、構成プログラムのビットをロードすることによりプログラムすることができる。

[0040]

命令選択コードのNビットは、前記交点スイッチ24に供給される。これらNビットは、前記オペランドのビットと同様の方法で供給される。当該構成可能な機能ユニットの構成プログラムは、これらNビットをオペランドビットの何れかのように扱う自由度を有している。上記Nビットが命令の特定の1つを検出するために最初に合成され、データがどの様に処理されるかを制御するために該検出結果が使用される必要はない。反対に、上記Nビットの個々のビットは、当該N

ビットの他のビットとは独立に、オペランドビットと共に論理機能に引数として 参加することができる。

[0041]

図5は、命令の或る組み合わせからの命令を実行するようにプログラムされた場合の、上記機能ユニットのハードウェア機能記述のモデルを示している。この記述に示される構造は機能的のみのものであって、物理的なものではないことに注意されたい。異なる機能ブロックへの分割は、当該構成可能な機能ユニットにおいて実施化される回路の構造の如何なる分割にも対応する必要はなく、異なるブロックが当該構成可能な機能ユニットにおける同一の物理的回路素子を共用することもできる。

[0042]

該モデルは、2つのソースオペランド用の入力部50 a 及び50 b と、構成可能な命令の各々を実行するための多数のブロック52 a ~ 5 2 c と、これら命令の結果用のポート54 a ~ 5 4 c と、上記結果の1つを出力部58 に通過させるマルチプレクサ56 とを示している。マルチプレクサ56 は、前記命令選択コードのNビットにより制御される。

[0043]

このモデルは、その機能を果たすためになされなければならない接続のリストに変換される。この変換の間に、図5の種々のブロックの間で資源使用が相互最小化される。即ち、マルチプレクサ56の機能はブロック52a~52cのものと(部分的に)併合することができ、これらブロック52a~52cの機能は互いに併合することができる。

[0044]

構成可能な命令及び一緒にロードされる命令の組み合わせは、好ましくは、当該プロセッサ上で走る特定の各プログラムに対して独立に選択されるものとする。以下においては、これらの命令及び組み合わせは、各々、"カスタム命令"及び"クラスタ"とも呼ぶ。カスタム命令及びクラスタの選択は、好ましくは、コンピュータプログラムのコンパイルを用いて、即ち上記プロセッサが該コンピュータプログラムを実行する前に、なされる。

[0045]

図4はコンパイルされたプログラムを発生するためのフローチャートを示している。図4のフローチャートは以下のステップを実行する。

41:ソースコード(典型的には、Cで書かれる)がコンパイラ前置部により処理され、データフローグラフとして表された中間コードを発生する。

42:上記中間コードはクラスタ検出/選択モジュールにより読み取られ、該モジュールはハードウェア合成に潜在的に適したデータフローセグメント(候補)を探す。各"候補"はカスタム命令を定義する。好ましくは、当該アプリケーションの臨界的経路内で純粋に算術的又は論理的演算からなるセグメントのみが考慮されるものとする。上記検索を案内するためにプロファイルデータが使用される。候補は、或る評価規準に従いカスタム命令のクラスタにグループ化される(以下の説明を参照)。

43:上記クラスタはトランスレータにより処理され、該トランスレータはデータフローセグメントの算術演算をHDL(標準ハードウェア定義言語)でのハードウェア記述に変換する。異なるカスタム命令が独立に実行することができるように、このハードウェア記述には解読ロジックが付加される。図5は、この段階で生成された回路記述のモデルの一例を示している。

44:結果としての回路記述はハードウェア合成ツールにより処理され、そこでは、タイミング及び適合性レポート(所要の処理時間量及びハードウェアを記述している)が、回路ネットリストと共に発生される。この段階で、当該回路記述内のマルチプレクサの機能を、図5の機能プロックの資源使用とで相互最小化することができる。この資源の相互最小化それ自体は、通常、機能を備えるプログラマブルロジックをプログラムするためとして既知である。

45:タイミング及び適合性情報は前記クラスタ検出/選択モジュールに送り返され、そこでは、クラスタが再配置若しくは廃棄されるか、又は新たなクラスタが形成される。該サイクルは最終的なクラスタの集合が選択されるまで繰り返される。

46:最終的なクラスタの集合が選択されたら、該最終的に選択されたクラスタ で構成された中間コードのデータフローセグメントは、それらの等価なカスタム 命令ラベルにより置換される。

47:次いで、結果としてのコードは後置部により後処理(レジスタの割り付け、アセンブリコードの出力、命令のスケジューリング及び/又は当てはまる何らかの他の後処理のために)される。

48:結果としてのアセンブリは、新たに合成されたカスタム命令ラベルを認識 する修正されたアセンブラに送られる。前記ハードウェア合成ツールにより発生 されたネットリストは、該アセンブリと組み合わされて、最終的な実行可能なも のを生成する。

[0046]

上記のハードウェア合成ステップは、人のプログラマからは完全に隠すことができる。他の例として、好ましくは上述した指針を用いて前記候補及び/又はクラスタを選択する人のプログラマを必要とするかもしれない。

[0047]

プログラムのデータフローグラフから候補の構成可能な命令を選択すること自体は既知である。基本的に、これは、上記プログラムのデータフローグラフからサブグラフを選択することを含み、その場合、これらサブグラフは2以下の変数オペランド入力しか有さない。(これは、上記の構成可能な機能ユニットが2つのオペランド入力を有する場合である。該構成可能な機能ユニットが小さな数の又は大きな数のオペランド入力を有している場合は、対応して大きな又は小さな入力を有するサブグラフを選択することができる。)

[0048]

好ましくは、候補は、当該プログラムにおける上記候補が発生する連続した命令の領域に基づいてクラスタにグループ化されるようにする。或る領域に対しては、同時にロードすることが可能な構成プログラムの数よりも多くのクラスタが定義されるべきではない(例えば、1つのみの構成可能な機能ユニットしか存在せず、該ユニットが一度に1つのみの構成プログラムを用いてしか構成することができない場合は、1つのみのクラスタ)。上記プログラム領域のサイズ及び該領域用に選択される候補の数は、全ての候補を同時にロードされる最大数のクラスタにおいてプログラムすることができるように、選択されねばならない。

[0049]

原理的には、候補命令の選択及びそれらのクラスタへの合成の両者は、厄介な 最適化問題である。多数の構成可能な命令の可能な組み合わせの集合が存在する 。狙いは、プログラムの典型的な実行(実行プロファイルにより定義される)に 必要とされる命令サイクルの数を最小化するような集合を見付けることである。 命令サイクルのカウントの最小化は、或るクラスタに関する全ての選択された候 補が構成プログラムに適合するという拘束を受ける。

[0050]

この目的のため、通常の命令のみが使用されたとしたら一層多数の命令サイクルを必要としたであろうような、各々が1命令サイクルにおいて効果を生成する構成可能な命令を考慮する。当該プロファイルにおいてカスタム命令により置換されるべき全ての通常の命令を実行するのに要する追加の命令サイクルの数は、構成プログラムをロードするためのオーバーヘッドサイクルよりも大きくなくてはならない。さもなければ、何の組み合わせも選択されるべきでない。オーバーヘッドサイクルの数は、組み合わせをロードする場合の方が、同数の命令を個々にロードする場合よりも小さいことに注意すべきである。何故なら、ローディングは、上記組み合わせにおける全ての命令に対しては1回しか行う必要がなく、平均して、相互最小化により命令当たり少ない構成プログラム空間しか占めないからである。

[0051]

クラスタに合成することができる候補の数は、構成可能な機能ユニットにおける資源使用の最小化に依存する。構成可能な命令が"小さい"程、又は一層高度に類似している程、より多くの構成可能な命令を1つのクラスタに組み合わせることができる。

[0052]

クラスタを選択するアルゴリズムの一例は、

1) 当該プログラムの範囲から領域を、コンパイラにより生成された中間コードにおける領域の開始命令及び終了命令に関して選択する。好ましくは、領域として、頻繁に実行されるループ又は頻繁に実行されるサブルーチンにおける命令を

選択するものとするが、非常に頻繁には実行されないが類似の命令の繰り返しを 含む領域も良好な候補である。

- 2) 上記の選択された領域における命令に対するデータフローセグメントに関して多数の候補のカスタム命令を選択する。
- 3) 上記の選択されたカスタム命令が全て当該構成可能な機能ユニットに一緒に納まり、且つ、完了するのにパイプラインサイクル未満しか掛からないような形で、これら選択されたカスタム命令を組み合わせるクラスタに対する構成プログラムを発生することができるか判断する。もしそうなら、通常の命令の組み合わせを選択された候補のカスタム命令により置換することにより当該プロファイルにおいて得られる命令サイクルの数を決定する。
- 4) ステップ1ないし3を、一層大きな大きな及び一層小さな領域に対して、且 つ、別の選択された命令に対して繰り返し、選択された領域及び選択された命令 を保持し、及び最も多い命令サイクルを得るクラスタを保持する。このステップ は、或る領域に対して見つかった最も有利なクラスタから始めて、同一の領域か ら又は該領域の拡張からの何れかから、上記クラスタを更なるカスタム命令を用 いて拡張することにより発見的に高速化することができる。
- 5) 上記ステップ1ないし4を、当該プログラムの異なる、重ならない領域に対して、これら全ての異なる領域に関する各クラスタを保持しながら繰り返す。

[0053]

上記の最小化は、当該プログラムの上記領域に局部化された局部的処理であり、当該プログラム全体に対するものでないことに注意すべきである。重要な点は、クラスタが特定の領域に対する命令サイクルカウントを減少させることである。他の領域で何が起きるかは問題ではない。何故なら、当該クラスタは、それら領域に関してはロードする必要はないからである。事実、異なる領域用の異なるクラスタは同一の効果を伴う幾つかのカスタム命令を含むかもしれない。これらの同一の効果を持つカスタム命令の1つが実行されると、実行された領域が、上記クラスタの何れがロードされたかを決定する。従って、ロードされる構成プログラムは、実行されねばならない如何なる特定の命令によるというよりも、実行されている領域により決定される。

[0054]

クラスタ及び領域の選択は、これらの点を選択するための多数の発見的評価規準を用いて単純化することができる。種々の評価規準を、候補をクラスタにグループ化するために使用することができる。例えば、

- 共通のループ内の候補は、同一のクラスタにグループ化される(これは、ループ内の再構成オーバーヘッドを防止する)。
- ー サブルーチン内で発生する候補は、当該サブルーチン用のクラスタ又は複数 のクラスタにグループ化される。
- 低い論理的複雑さの候補は、大きなクラスタ (一層多くの候補を持つ) にグループ化される。
- 高い論理的複雑さの候補は、小さなクラスタ (一層少ない候補を持つ) にグループ化される。
- 一層良好に論理的相互最小化の機会を利用するために、類似の候補(論理の 点で)の同一のクラスタへの合成が好まれる。

[0055]

実際に効果的に働くことが分かったクラスタ選択用の評価規準は、カスタム命令を、該カスタム命令の結果に影響を与えるような、それらのオペランドの入力ビットの類似性に依存してクラスタに配置することである。或るカスタム命令が与えられた場合、その入力オペランドのどのビットが、該命令の結果に影響を与えないかを決定するのは回りくどくない。この場合、カスタム命令の非類似性は、共用されない入力ビットの数により測ることができる。従って、カスタム命令のクラスタは、好ましくは、各命令の入力のどのビットが該命令の結果に影響するかを計算し(これらは"関連ビット"と呼ばれる)、命令間の非類似性の目安を共用されない関連ビットの数に関して計算し、且つ、設定された量より少ない非類似性を持つカスタム命令のクラスタを選択することにより選択される。

[0056]

CPLDコアの規則的な予測可能なタイミングモデルは、クラスタの形成に有利である。複数候補の単一構成へのグループ化は、典型的なFPGA構造におけ

る導入遅延をかなり変化させ得、自動的なクラスタ形成用のアルゴリズムをかなり困難にする。何故なら、その場合には、相互最小化を、該最小化が過度に多い遅延を導入しないという制限の下で実施しなければならないからである。CPL Dの場合は、或る構成への一層多くのカスタム命令の追加は、前記PAL又はPLAからの一層多くの積項(PT)を単に必要とする。回路が当該コアに適合する限り、上記遅延は前記交点スイッチ及びPLAを介しての時間遅延(Tpd_pla)に限定され、当該アルゴリズムはクラスタを形成する際に遅延変動の問題を考慮する必要がない。

[0057]

図2の機能ユニットにおいては、交点スイッチ24が特に有効である。何故なら、該交点スイッチは、オペランドの異なるビットに関する信号を、これら異なるビットが該オペランド内の非常に異なる位置に不規則に広がっている場合でさえも、1つの論理ブロック26a、26bに一緒にもたらすことを可能にするからである。これは、同一の効果がALU16を用いて実現されなければならなかった場合に、非常に多くの通常の命令を必要としたであろう構成可能な命令を実施化することを可能にするからである。

[0058]

また、交点スイッチ24は、命令選択ビットを異なるブロック26a、26b においてオペランドデータビットと自由に混合することを可能にする。このよう にして、命令の区別をオペランドの処理と統合することにより、ハードウェア資 源使用の一層良好な相互最小化が可能となる。

【図面の簡単な説明】

【図1】

図1は、構成可能な命令をサポートするプロセッサのアーキテクチャを示す。 【図2】

図2は、構成可能な機能ユニットを示す。

【図3】

図3は、構成可能な論理ブロックを示す。

【図4】

図4は、コンパイルされたプログラムを発生させるためのフローチャートを示す。

【図5】

図5は、命令の組み合わせを実行する機能ユニットのモデルを示す。

【符号の説明】

- 14…実行段レジスタ
- 16…ALU機能ユニット
- 18…構成可能な機能ユニット
- 20a、20b、22…入力ポート
- 23…再構成制御回路
- 24…交点スイッチ
- 26 a、26 b…論理ブロック
- 28…出力ポート

【図1】






FIG. 1

【図2】



【図3】



【図4】




FIG. 4

【図5】




FIG. 5

【国際調査報告】

	INTERNATIONAL SEARCH REP	ПРТ				
	MILLIAM DIVINCII REF					
		PCT/EP GO/	00590			
TPC 7	G06F9/318	•				
According to	International Patent Classification (IPC) or to both national classification	and PC				
B. FIELDS	SEARCHED					
Minimum do IPC 7	ourpentation assembed (classification system followed by classification sy GO6F	ntirole)				
Documento	ion exercised other then minimum documentation to the extent that etach o	focuments are included in the fields se	evohed			
Electronic d	ns 4694 eigh le arran) rhaec fonchamaint artigniad befusnec cead ata	d, where practicel, ession terms (esci)				
C. DOCUM	ENTE CONSIDERED TO BE RELEVANT					
Category *	Officialism of document, with Indication, where appropriate, of the releasest	passages	Referent to delin No.			
Х	EP 0 825 540 A (SIEMENS AG) 25 February 1998 (1998-02~25) the whole document		18			
Y	US 5 684 980 A (CASSELMAN STEVEN MA 4 November 1997 (1997-11-04) summary	RK)	1,6,7			
Y	US 4 763 242 A (LEE RUBY B ET AL) 9 August 1988 (1988-08-09)	1,6,7				
A	the whole document		10			
X	US 5 748 979 A (TRIMBERGER STEPHEN 5 May 1998 (1998-05-05) the whole document	1,6				
	-/-	_				
X Fut	her documents are Jeted in the continuetion of box D.	Patent family members are listed	in annex.			
"A" cloours consider sarlier filings "L" cloours which offstip "O" cloours offset offset	interesting the particular relevance continuing the product of the particular relevance chocument but published on or affect the interresional state of the published on or affect the interresional state of the published on the product of the prod	later document published after the into or priority date and not in conflict with ched to understand the principle or the invanion of particular relevance; the of cannot be considered novel or cannot cannot be considered novel or cannot involve an inventive stop which the do- councer of particular relevance; the excurrent particular relevance; the excurrent be considered to involve an in- tecoment is combined with one or mental, such combined with one or me- mans, such combined to being obvious.	cary underlying the laimed invention be considered to cument in taken alone laimed invention emitter step when the me other such dood-			
		In the sit. document member of the same persis				
	ectual completion of the international search 6 May 2000	Date of mailing of the Internet onel section of mailing of the Internet onel section of the Internet one	ach report			
	mailing address of the ISA	Authorized officer				
	European Parent Office, P.B. 6916 Palentiaan 2 N 2250 HV Fijewijk 1st, (431-70) 340-2550, Tx. 31 651 epo nf. Fest: (431-70) 340-3018	Kłocke, L				

1 Tel. (+3)-70) 346-264
Fact (+3)-70) 340-30
Face POT/ISA/210 (second sheet) (July (892)

INTERNATIONAL SEARCH REPORT

Intal cost Application No PCT/EP 00/00590

	NOW DOCUMENTS CONSIDERED TO BE RELEVANT	100
gory '	Citation of cocument, with kulication, where appropriate, of the relevant passages	Refeveré to delm No.
	WIRTHLIN AND HUTCHINGS: "DISC: the dynamic instruction set computer" PROCEEDINGS SPIE - FPGAS FOR FAST BOARD DEVELOPMENT AND RECONFIGURABLE COMPUTING, vol. 2607, 25 - 26 October 1995, pages 92-103, XPGOD910930 Philadelphia, PA, US cited in the application the whole document	1,6
	. ,	
į		
		,

Ferre PCTASA/210 (continuation of second sheet) (Auly 1992)

1

page 2 of 2

INTERNATIONAL SEARCH REPORT

	•	Information on patent family mornitore				Inter mai Application No PCT/EP 00/00590		
Patent do			Publication date		Patent family member(s)		Publication dete	
EP 082	5540	A	25-02-1998	DE JP US	1963403 1010540 606130	A SC	26-02-1998 24-04-1998 09-05-2000	
US 5684	1980	A	04-11-1997	US US	60237 58022		08-02-2000 01-09-1998	
US 476	3242	A	09-08-1988	JP JP	268574 620970		03~12-1997 06 - 05-1987	
US 574	3979	A	05-05-1998	US US	57376 57520		07-04-1998 12-05-1998	

Form PUTASA/210 (pages) tentry envery (July 1992)

フロントページの続き

(72)発明者 デ オリベイラ カストルプ ペレイラ

ベルナルド

オランダ国 5656 アーアー アインドー

フェン プロフ ホルストラーン 6

(72)発明者 ビンク アドリアヌス ジェイ

オランダ国 5656 アーアー アインドー

フェン プロフ ホルストラーン 6

(72)発明者 フーゲルブルージュ ジャン

オランダ国 5656 アーアー アインドー

フェン プロフ ホルストラーン 6

Fターム(参考) 58033 AA05 AA07 BA01 BB00